Simulink Verification and Validation

Analyse de la couverture de modèle

Simulink Verification and Validation génère des rapports de couverture de modèle pour indiquer les éléments de la conception qui n’ont pas été testés, tels que les conditions logiques, les commutateurs, les intervalles des tables d’interpolation et les sous-systèmes. Ces rapports, publiés au format HTML, utilisent les mesures standard pour la couverture structurelle. Ils affichent en outre des informations de couverture relatives au modèle, permettant de rechercher la couverture manquante dans le modèle et d’accéder aux exigences associées. Vous pouvez alors déterminer s’il convient de modifier les exigences, les cas de test ou la conception pour satisfaire les objectifs de couverture.

Model coverage report for a group of test cases run in simulation.
Rapport de couverture de modèle pour un groupe de cas de test exécuté dans une simulation.

Simulink Verification and Validation propose huit mesures d’analyse de couverture de modèle :

La complexité cyclomatique mesure la complexité structurelle d’un modèle, donnant une approximation de la mesure de la complexité McCabe du code généré à partir du modèle.

La couverture de décision examine les éléments qui représentent des points de décision dans un modèle, tels que les blocs Switch Simulink et les états Stateflow.

La couverture de condition examine les blocs qui produisent la combinaison logique de leurs entrées, tels que le bloc logique et les transitions Stateflow.

La condition modifiée/couverture de décision (MC/DC) analyse les logiciels critiques pour la sécurité tels que définis par RTCA DO-178B, et détermine si les entrées logiques ont modifié la sortie de façon indépendante.

La couverture des tables d’interpolation (LUT) enregistre la fréquence d’utilisation de chaque intervalle d’interpolation. (Un cas de test bénéficie d’une couverture complète s’il exécute au moins une fois chaque intervalle d’interpolation et d’extrapolation.)

La couverture de plage de signaux indique les valeurs minimales et maximales générées pendant la simulation par chaque sortie de bloc et pour tous les objets de données Stateflow.

La couverture de la taille des signaux enregistre la taille minimale, maximale et allouée pour tous les signaux de taille variable dans un modèle. Seuls les blocs avec des signaux de sortie de taille variable sont inclus dans le rapport.

La couverture Simulink Design Verifier enregistre les données de couverture de modèle pour les blocs et fonctions Simulink Design Verifier.

Essayer Simulink Verification and Validation

Obtenir une version d'évaluation

Best Practices for DO-178 Compliant Software using Model-Based Design

Visionner le webinar